英特尔在新视频中更详细地预览了即将推出的Lakefield SoC。该视频演示了新的Foveros 3D封装技术以及不同异构组件如何相互堆叠。这有助于减少电路板占用空间，从而实现更薄，更轻，功能更强大的设备。

　　我们知道英特尔正在开发一种名为Foveros的3D堆叠技术，可以将异构芯片作为“小芯片”堆叠在一起。英特尔在2019年国际消费电子展上展示了使用Foveros的Lakefield CPU，现在正在更详细地预览混合CPU。

　　第一个Lakefield CPU将使用ARM的big.LITTLE设置中的五个物理CPU配置 - 一个更大的10 nm CPU，基于Sunny Cove架构，具有四个10 nm更小的内核。除了五个CPU内核外，我们还看到了LP-DDR4内存控制器，1.5 MB L2缓存，0.5 MB中级缓存和4 MB最后一级缓存(L3缓存)。我们还看到集成的Gen11 GPU与64个EU以及用于相机的专用图像处理单元以及JTAG，用于与12x12 mm的封装区域中的其余主板组件连接。

　　上述组件是英特尔称之为CPU和GPU的计算芯片的一部分。在计算小芯片的顶部是两个DRAM层，在计算小芯片下面是具有高速缓存和I / O的基本管芯。英特尔表示，组合SoC应该能够延长电池寿命，提高性能并增强连接性，并且可以在30x125 mm的电路板上实现，换句话说，就是圆珠笔的长度。

　　英特尔希望Lakefield能够提供更薄，更轻，功能更强大的全新外形，包括双屏和可折叠设备。Lakefield肯定看起来很有希望能够在同一个SoC上开辟更多将自定义IP集成为小芯片的方法。

　　查看下面的英特尔视频，让我们了解您对新的Foveros封装技术的看法。